



1 Moore'sches Gesetz

- alle 18-24 Monate verdoppelt sich die Anzahl der Transistoren auf gleicher Fläche
- Exponentielles Wachstum der Transistorzahl, exponentieller Rückgang des Preises pro Transistor
- Herstellungskosten (Fixkosten, Variable Kosten, Technologiefaktor), Entwicklerproduktivität, Verlustleistungsdichte

2 Einheiten

Potenz	Vorsatz	Potenz	Vorsatz
10^{12}	T	10^{-1}	d
10^9	G	10^{-2}	c
10^6	M	10^{-3}	m
10^3	k	10^{-6}	μ
10^2	h	10^{-9}	n
10^1	da	10^{-12}	p
		10^{-15}	f

Hz	s^{-1}
N	$kgms^{-2}$
J	$Nm = VAs$
W	$VA = Js^{-1}$
C	As
V	JC^{-1}
Ω	CV^{-1}
F	VA^{-1}
H	VsA^{-1}

$$Bit \xrightarrow{\cdot 8} Byte \xrightarrow{\cdot 1024} kByte \xrightarrow{\cdot 1024} MByte$$

3 Polyadische Zahlensysteme

$$Z = \sum_{i=-n}^{p-1} r^i \cdot d_i = d_{p-1} \dots d_1 d_0 d_{-1} \dots d_{-n}$$

Z: Zahl, r: Basis, d_i : Ziffer, p: #Ziffern vorne n: #Nachkommastellen
Binäres Zahlensystem:

$$d_{i2} \in \{0, 1\} \quad B = \sum_{i=-n}^{p-1} 2^i \cdot d_i \quad d_{-n} : LSB; \quad d_{p-1} : MSB$$

Octalsystem:	Hexadezimalsystem:
$d_{i8} \in \{0, 1, 2, 3, 4, 5, 6, 7\}$	$d_{i16} \in \{0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F\}$

Benötigte Bits: N : n Bit M : 2n Bit
 $N + M = 2n + 1$ Bit
 $N \cdot M = 3n$ Bit

3.1 Umrechnung

	$Z \geq 1$	$Z < 1$
$r \rightarrow 10$	$Z_{10} = \sum r^i \cdot d_i$ $101_2 \rightarrow 1 \cdot 1 + 0 \cdot 2 + 1 \cdot 4$	$Z_{10} = \sum r^{-i} \cdot d_{-i}$ $0.11_2 \rightarrow 1 \cdot 0.5 + 1 \cdot 0.25$
$10 \rightarrow r$	$d_i = Z_{10} \% r^i$ $58/8 = 7 \text{ Rest } 2 (LSB)$ $7/8 = 0 \text{ Rest } 7 (MSB)$	$0.4 \cdot 2 = 0.8$ Übertrag 0 (MSB) $0.8 \cdot 2 = 1.6$ Übertrag 1

3.2 Zweierkomplement

Wertebereich: $-2^{n-1} \leq Z \leq 2^{n-1} - 1$

- Wandle 2 in -2 um:
1. Invertieren aller Bits
 2. Addition von 1
 3. Ignoriere Überträge beim MSB
- | |
|--------------------------------|
| 0010 \Rightarrow 1101 |
| 1101 + 1 = 1110 |
| $\Rightarrow -2_{10} = 1110_2$ |

3.3 Gleitkommadarstellung nach IEEE 754

$$Wert = (-1)^s \cdot 2^{e-127} \cdot 1.f \quad \left| \quad \text{Bsp: } -0.625 = -1 \cdot 2^{-1} \cdot 1.01_2 \right.$$

s: Vorzeichen, e: Exponent, f: Mantisse $\Rightarrow s = 1, e = 126, f = 01_2$

Spezialwerte: Wert = 0 $\Leftrightarrow e = 0$ Wert = $\infty \Leftrightarrow e = 255$

Bitverteilung (single/double):



s(1)	e(8/11)	f(23/52)

4 Halbleiter

	Isolator	Metall	undotiert	N-Typ	P-Typ
Ladungsträger	Keine	e^-	e^-/e^+	e^-	e^+
Leitfähigkeit	Keine	Sehr hoch	$\propto T$	Hoch	Mittel

5 MOS-FET's

Metall Oxide Semiconductor Field Effekt Transistor



5.1 Bauteilparameter

Verstärkung: $\beta = K' \frac{W}{L}$ mit $K' = \frac{\mu \epsilon_{ox} \epsilon_0}{t_{ox}}$

Kanalweite	W
Kanallänge	L
Elektronenbeweglichkeit	$\mu \quad \mu_n \approx 250 \cdot 10^{-4} \frac{m^2}{Vs}, \mu_p \approx 100 \cdot 10^{-4} \frac{m^2}{Vs}$
rel. Dielektrizität des Gateoxyds	$\epsilon_{ox} \approx 3,9$
Dielektrizitätskonstante	$\epsilon_0 = 8.8541878 \cdot 10^{-12} \frac{As}{Vm}$
Gateoxyddicke	t_{ox}
Verstärkung	$\beta = \frac{\mu_n \epsilon_{ox} \epsilon_0}{t_{ox}} \cdot \frac{W}{L} = K' \frac{W}{L} = \frac{\mu_n C_G}{L^2}$
Kapazität	$C_G = \epsilon_{ox} \epsilon_0 \frac{WL}{t_{ox}}$
Verzögerungszeit	$t_{pHL} \propto \frac{C_L t_{ox} L_p}{W_p \mu_p \epsilon_{ox} (V_{DD} - V_{th})}$

- große Kanalweite \Rightarrow große Drain-Störme \Rightarrow schnelle Schaltgeschwindigkeit (da $i_d \propto \beta \propto \frac{W}{L}$)
Aber: große Fläche.

- nMos schaltet schneller als pMOS

5.2 pMos und nMos

V_{GS}	S	V_{DD}	Transistor	Source liegt immer am	V_{GS}, V_{DS}, I_D	Substrat
$V_{GS} \uparrow$	G	V_{DS}	pMos normally on	höheren Potential	< 0	$+(V_{DD})$
$V_{GS} \downarrow$	G	V_{DS}	nMos normally off	niedrigeren Potential	> 0	$-(GND)$

Drainstromformel:
nMos (p-dotiertes Substrat, n-dotierte Drain/Source), schlechter pull up (Pegeldegenerierung)

$$I_d = \begin{cases} 0, & \text{für } U_{gs} - U_{th} \leq 0 \quad (\text{Sperrber.}) \\ \beta [(u_{gs} - U_{th}) \cdot u_{ds} - \frac{1}{2} u_{ds}^2], & \text{für } 0 \leq U_{gs} - U_{th} \leq u_{ds} \quad (\text{linearer Ber.}) \\ \frac{1}{2} \beta \cdot (u_{gs} - U_{th})^2, & \text{für } 0 \leq U_{gs} - U_{th} \leq u_{ds} \quad (\text{Sättigungsber.}) \end{cases}$$

Drainstromformel:
pMos (n-dotiertes Substrat, p-dotierte Drain/Source), schlechter pull down (Pegeldegenerierung)

$$I_d = \begin{cases} 0, & \text{für } U_{gs} - U_{th} \geq 0 \quad (\text{Sperrber.}) \\ -\beta [(u_{gs} - U_{th}) \cdot u_{ds} - \frac{1}{2} u_{ds}^2], & \text{für } 0 \geq U_{gs} - U_{th} \geq u_{ds} \quad (\text{linearer Ber.}) \\ -\frac{1}{2} \beta \cdot (u_{gs} - U_{th})^2, & \text{für } 0 \geq U_{gs} - U_{th} \geq u_{ds} \quad (\text{Sättigungsber.}) \end{cases}$$

5.3 Disjunktive Normalform (DNF/SOP)

Eins-Zeilen der Wertetabelle ODER verknüpfen:
 $Z = A \cdot \bar{B} + \bar{C} \cdot D$

5.4 Konjunktive Normalform (KNF/POS)


Null-Zeilen der Wertetabelle negieren und UND verknüpfen:
 $Z = (A + C) \cdot (A + D) \cdot (B + C) \cdot (B + D)$

5.5 Umwandlung in jeweils andere Form

1. Doppeltes Negieren der Funktion: $Z = \overline{\overline{A \cdot \bar{B} + \bar{C} \cdot D}}$
2. Umformung "untere" Negation (DeMorgan): $Z = \overline{\overline{A} \cdot \overline{\bar{B}} \cdot \overline{\bar{C}} \cdot \overline{D}} = \overline{\overline{A} \cdot B \cdot C \cdot \bar{D}} = (A + B) \cdot (C + \bar{D})$
3. Ausmultiplizieren: $Z = (A + B) \cdot (C + \bar{D}) = A \cdot C + A \cdot \bar{D} + B \cdot C + B \cdot \bar{D}$
4. Umformung "obere" Negation (DeMorgan):
 $Z = \overline{\overline{A} \cdot \overline{\bar{B}} \cdot \overline{\bar{C}} \cdot \overline{D}} = (\bar{A} + \bar{C}) \cdot (A + D) \cdot (B + C) \cdot (B + D)$
Analog von KNF nach DNF.

6 CMOS - Logik

Komplementäre Logik liefert grundsätzlich negierte Ausgänge. \Rightarrow NAND einfacher als AND.
Drei Grundgatter der CMOS-Technologie:



Falls GND und V_{DD} vertauscht würden, dann $NAND \rightarrow AND$ und $NOR \rightarrow OR$
Allerdings schlechte Pegelgenerierung.

6.1 Gatterdesign


Vorteil: (Fast) nur bei Schaltvorgängen Verlustleistung - wenig statische Verluste

Netzwerk	Pull-Down	Pull-Up
Transistoren	nMos	pMos
AND	Serienschaltung	Parallelschaltung
OR	Parallelschaltung	Serienschaltung

1. Möglichkeit: Direkt; ggf. Inverter vor die Eingänge und Ausgänge schalten.
2. Möglichkeit: Mit bullshit Algebra die Funktion nur mit NAND und NOR darstellen.

6.2 CMOS Verlustleistung

Inverterschaltvorgang $V_A : 0 \rightarrow 1$:



Dynamische Verlustleistung $P_{dyn} = P_{cap} + P_{short}$
 Kapazitive Verluste $P_{cap} = \alpha_{01} f C_L V_{DD}^2$
 Kurzschlussstrom $P_{short} = \alpha_{01} f \beta_n \tau (V_{DD} - 2V_{tn})^3$
 Schalthäufigkeit $\alpha_0 \rightarrow 1 = \frac{\text{Schaltvorgänge (pos. Flanke)}}{\# \text{ Betrachtete Takte}}$

Abhängig von den Signalfanken, mit Schaltfunktionen verknüpft
 $\approx V_{DD} / \propto$ Schaltzeit: $\frac{V_{DD}^2}{V_{DD}^2} = \frac{t_{D1}}{t_{D2}}$ (bei Schaltnetzen t_{log})
 Verzögerungszeit $\propto \frac{1}{V_{DD} - V_{th}}$

Statische Verlustleistung P_{stat} : Sub-Schwellströme, Leckströme, Gate-Ströme
 Abhängigkeit: $V_{DD} \uparrow: P_{stat} \uparrow$ $V_{th} \uparrow: P_{stat} \downarrow$ (aber nicht proportional)

7 Sequentielle Logik

... Logik mit Gedächtnis. Bedingungen:

t_{setup}	Stabilitätszeit vor der aktiven Taktflanke
t_{hold}	Stabilitätszeit nach der aktiven Taktflanke
t_{c2q}	Eingang wird spätestens nach t_{c2q} am Ausgang verfügbar
Max. Taktperiode	$t_{clk} \geq t_{1,c2q} + t_{logic,max} + t_{2,setup}$
Max. Taktfrequenz	$f_{max} = \lfloor \frac{1}{t_{clk}} \rfloor$ (Nicht aufrunden)
Holdzeitbedingung	$t_{hold} \leq t_{c2q} + t_{logic,min} \rightarrow$ Dummy Gatter einbauen
Durchsatz	$\frac{1 \text{ Sample}}{t_{clk,pipe}} = f$
Latenz	$t_{clk} \cdot \# \text{ Pipelinestufen}$ (das zwischen den FFs)

7.1 Pipelining

Nur bei synchronen (taktgesteuerten) Schaltungen möglich!


- Aufteilen langer kombinatorischer Pfade durch Einfügen zusätzlicher Registerstufen
 → Möglichst Halbierung des längsten Pfades
- Zeitverhalten beachten (evtl. Dummy-Gatter einfügen)
- Durchsatz erhöht sich entsprechend der Steigerung der Taktfrequenz
- Gesamtlatenz wird eher größer
- Taktfrequenz erhöht sich

7.2 Parallel Processing

Durchsatz $= \frac{\# \text{ Modul}}{t_{clk, Modul}} = f$ Latenz $= t_{clk}$

- Paralleles, gleichzeitiges Verwenden mehrerer identischer Schaltnetze
- Zusätzliche Kontrolllogik nötig (Multiplexer)
- Taktfrequenz und Latenz bleiben konstant
- Durchsatz steigt mit der Zahl der Verarbeitungseinheiten
 ABER: deutlich höherer Ressourcenverbrauch

8 Volladdierer (VA) / Ripple-Carry-Adder



Generate $g_n = a_n \cdot b_n$
 Propagate $p_n = a_n \oplus b_n$
 Summenbit $S_n = c_n \oplus p_n$
 Carry-out: $c_{n+1} = c_n \cdot p_n + g_n$

Laufzeiten:
 $t_{sn} = \begin{cases} t_{cn} + t_{xor} & t_{cn} > t_{xor} \\ 2t_{xor} & \text{sonst} \end{cases}$

$t_{c_{n+1}} = \begin{cases} t_{and} + t_{or} & p_n = 0, g_n = 1 \\ t_{xor} + t_{and} + t_{or} & p_n = 0, g_n = 0 \\ t_{cn} + t_{and} + t_{or} & p_n = 1 \end{cases}$

9 Speicherelemente

Flüchtig Speicherinhalt gehen verloren, wenn Versorgungsspannung V_{DD} wegfällt - Bsp: *RAM
Nicht Flüchtig Speicherinhalt bleibt auch ohne V_{DD} erhalten - Bsp: Flash
Asynchron Daten werden sofort geschrieben/gelesen.
Synchron Daten werden erst mit $clk_0 \rightarrow 1$ geschrieben.
Dynamisch Ohne Refreshzyklen gehen auch bei angelegter V_{DD} Daten verloren - Bsp: DRAM
Statisch Behält den Zustand bei solange V_{DD} anliegt (keine Refreshzyklen nötig) - Bsp: SRAM

Bandbreite: Bitanzahl, die gleichzeitig gelesen/geschrieben werden kann.

Latenz: Zeitverzögerung zwischen Anforderung und Ausgabe von Daten.

Zykluszeit: Minimale Zeitdifferenz zweier Schreib/Lesezugriffe.

Speicherkapazität = Wortbreite $\cdot 2^{\text{Adressbreite}}$

9.1 Flip-Flop

besteht aus zwei enable-Latches
Flip-Flop: ändert Zustand bei steigender / (fallender) Taktflanke.

clk	Q	\bar{Q}
0 \rightarrow 1	D	\bar{D}
sonst	Q	\bar{Q}

9.2 Register

Ring aus zwei Invertern.

9.3 Latch

Set-Reset Latch:

Zwei gegenseitig rückgekoppelte NAND-Gatter.
 0 an R/S schaltet.


nur wenn $e = 1$:

e	Q
0	Q
1	D

Enable-Latch: ändert Speicherzustand auf D

9.4 DRAM Zelle (dynamisch)

lange Bitlines $\rightarrow C_{BL} \uparrow$, Laufzeit \uparrow
 quadratisch: $\frac{\text{Bit}}{\text{Zeile}} \cdot \frac{1}{\text{Spalte}} = \frac{\text{Wort}}{\text{Zeile}} \cdot \frac{\text{Bit}}{\text{Wort}}$




Schreiben

- Wortleitung wird aktiviert, d.h. auf V_{DD} gelegt
- Bitleitung wird auf den gewünschten Wert (V_{DD} für 1, GND für 0) gelegt
 ⇒ Kondensator wird auf entsprechendes Potential aufgeladen oder entladen, je nach vorherigem Wert


Lesen

- Wortleitung wird aktiviert, d.h. auf V_{DD} gelegt.
- Bitleitung wird auf $V_{DD}/2$ vorgeladen.
- Adresstransistor wird geöffnet
 → Ladungsaustausch zwischen C_S und C_{BL}
 → Potential der BL wird um ΔV erhöht (1 lesen) oder erniedrigt (0 lesen)
 → $\Delta V = (V_X - \frac{V_{DD}}{2}) \cdot \frac{C_S}{C_S + C_{BL}}$ i.d.R. $C_{BL} \gg C_S \rightarrow \Delta V$ sehr klein
 → Leseverstärker nötig!

9.5 SRAM Zelle (statisch)




9.6 ROM - Read Only Memory



9.7 Flash (nicht flüchtig)

nMos Transistor mit zusätzlichem floating Gate in der Oxidschicht.



'0' speichern: $V_{GS} = V_{DS} = 4 \cdot V_{DD}$, S an GND
 '0' löschen: S von GND trennen, G an GND und D an 4mal VDD

9.8 Organisation von Speichern

- 1 Byte besteht aus 8 Bit
- Ziel: möglichst quadratische Anordnung der Speicherzellen
- Wortbreite W berücksichtigen!


Aufteilung:
 Speicherkapazität $= 2^M \cdot 2^N$ Bester Fall für $M = N$
 # Reihen = N
 $2^M = W \cdot 2^K$
 # Spalten = K

10 Automaten



DFA 6-Tupel $\{I, O, S, R, f, g\}$

I	Eingabealphabet
O	Ausgabealphabet
S	Menge von Zuständen
$R \subseteq S$	Menge der Anfangszustände
$f: S \times I \rightarrow S$	Übergangsrelation
g	Ausgaberektion

Moore Automat



Mealy Automat




Moore	Mealy
Output hängt nur vom Zustand ab $g: S \rightarrow O$	Output hängt von Zustand und Eingabe ab $g: S \times I \rightarrow O$

10.1 Vorgehensweise

- I, O bestimmen
- S festlegen
- R bestimmen
- f, g bestimmen

3.1 Funktionale Dekomposition mit ROBDD

Ermitteln der gebundenen bzw. freien Variablen mittels BDD:



Dekompositionsbedingung $|\underline{z}| \leq |\underline{x}| - 1$ bzw. $|Z| \leq \frac{1}{2} |X|$

- Nehme immer eine Ebene an: Oberhalb = gebundene Variablen, Unterhalb = freie Variablen
- Zähle die Knoten, die durch die kreuzenden Äste erreicht werden (hier mit Δ bezeichnet)
- Auch wenn ein Knoten durch zwei oder mehrere Äste erreicht wird, darf er nur **einmal** gezählt werden (im Beispiel: $\Delta = 4$)
- Wenn $|\underline{z}| = \lceil \log_2 \Delta \rceil \leq |\underline{x}| - 1 \rightarrow$ DK-Bed. erfüllt
- Pfade zur 1 ergeben Dekompositionsfunktion (gebundene Variablen \rightarrow freie Variablen \rightarrow 1)

Zuordnungstabelle:

geb. Variablen	z_1	z_2	freie Variablen
111	0	0	$x_4 x_5$
110, 010, 011	0	1	$x_4 x_5 + \bar{x}_4 \bar{x}_5$
101, 100	1	0	1
	1	1	

3.2 Heuristische Minimierung

Kofaktorbildung: Setze alle $x_i = 1$ und alle $\bar{x}_i = 0$

z.B. $f = x\bar{y} + \bar{x}y + xw \Rightarrow f_x = \bar{y} + w$

3.2.1 Kubenentfernung (remove)

- $h = f \setminus c$ (f ohne den zu entfernenden Kubus)
z.B. $f = \bar{x}yz + xyz + \bar{x}yz \Rightarrow$ für $c = \bar{x}yz \Rightarrow h = xyz + \bar{x}yz$
 $h_{\bar{x}yz} = 1 + 0 = 1 \Rightarrow$ entfernbar
- Bildung des Kofaktors h_c
- Wenn $h_c = 1 \Rightarrow c$ ist entfernbar

2 Kuben gemeinsam entfernen: teste 2. Kubus **nachdem** der 1. entfernt wurde.

3.2.2 Literalentfernung (expand)

- Aufstellen von $h = \{f \setminus c_l \cdot l\}$
z.B. $f = \bar{x}y + xyz + \bar{x} \cdot \bar{y} \cdot \bar{z}$ (entferne x : d.h. $l = x$ und $c_l = yz$)
 $h = \bar{x}y + \bar{x} \cdot \bar{y} \cdot \bar{z}$
- Wenn $h_{c_l \cdot \bar{l}} = 1$ ist das Literal entfernbar
z.B. $h_{c_l \cdot \bar{l}} = (\bar{x}y + \bar{x} \cdot \bar{y} \cdot \bar{z})\bar{y}z = 1$

3.2.3 Literal hinzufügen (reduce)

Kann man l zu c hinzufügen ohne f zu verändern?

$$f = c + h \stackrel{?}{=} c \cdot l + h$$

Zulässigkeitsbedingung: $c \cdot \bar{l} \subseteq h$

z.B. $f = xy + \bar{x}yz + xz$ (füge $l = \bar{z}$ hinzu)

Ist $xyz \subseteq \bar{x}yz + xz$?

Ja $\Rightarrow f^* = xy\bar{z} + \bar{x}yz + xz$

Gemeinsame Literalentfernung: Prüfe 2. Literal nachdem 1. Literal entfernt wurde.

3.3 Strukturanalyse

Tautologie: $f_{x_i} = 1 \wedge f_{\bar{x}_i} = 1 \Rightarrow f = 1$

Monoton steigend in x_i : $f_{\bar{x}_i} \subseteq f_{x_i}$ dann gilt auch $f_{\bar{x}_i} = 1 \Rightarrow f = 1$

Monoton fallend in x_i : $f_{x_i} \subseteq f_{\bar{x}_i}$ dann gilt auch $f_{x_i} = 1 \Rightarrow f = 1$

Beispiel:

$f = yz + xz + \bar{y}z + \bar{y}\bar{z} + y\bar{z} \Rightarrow$ monoton steigend in x

$f(x, y, z) = x \varphi(z) + h(y, z) \Rightarrow$ Prüfe h auf Tautologie

4 Nützliches Wissen

4.1 Mehrfachimplikanten

Sind gleiche Implikanten in mehreren verschiedenen Funktionen vorhanden?

Prüfe $f_1 \cap f_2$ auf Mehrfachimplikanten: $f_1 \cdot f_2 = ?$

Nutzung von Mehrfachimplikanten ist sinnvoll wenn die Gesamtliteralzahl beider SOPs kleiner ist als ohne Verwendung von Mehrfachimplikanten.

4.2 VollSOP erstellen

Benutze die Resolventenmethode um alle Resolventen zu erzeugen und so aus der MinSOP eine VollSOP zu erstellen.

5 Automaten

sind abstrakte Maschinen mit r Zuständen $S_i \in S$, die auf sequentielle Eingangssignale $X_j \in I = \mathbb{B}^n$ mit Ausgangssignalen $Y_l \in O = \mathbb{B}^m$ und Zustandsänderungen reagieren.

Startzustand $S^0 \in S$

Zustandsfkt. $\delta : S \times I \rightarrow S, S_k \mapsto \delta(S_i, X_j)$

Ausgangsfkt. $\lambda : S \times I \rightarrow O, Y_l \mapsto \lambda(S_i, X_j)$

ZA-fkt. $\mu : S \times I \rightarrow S \times O, (S_k, Y_l) \mapsto \mu(S_i, X_j)$

k-Äquivalenz $S_i \stackrel{k}{\sim} S_j$ Für eine Eingangssequenz der Länge k sind bei S_i und S_j die Ausgaben gleich und die Zustandsübergänge gleich bzw. $k - 1$ Äquivalent.

Totale Äquivalenz $S_i \sim S_j$ falls für alle Eingangssequenzen die Ausgaben und die Zustandsübergänge äquivalent sind.

\rightarrow Zeige: es lassen sich keine weiteren Äquivalenzklassen bilden.

6 Karnaugh- Diagramm

Zyklische Gray-Codierung: 2dim:00, 01, 11, 10 3dim:000, 001, 011, 010, 110, 111, 101, 100

$z^x y$	00	01	11	10
0	1	0	0	0
1	X	1	1	0

Gleiche Zellen zusammenfassen: z.B. $\bar{x}\bar{y} + y \cdot z$

Don't Care Werte ausnutzen!

7 Resolventenmethode

Ziel: alle Primimplikanten

Wende folgende Gesetze an:
Absorptionsgesetz: $a + ab = a$

allgemeines Resolutionsgesetz: $x \cdot a + \bar{x} \cdot b = x \cdot a + \bar{x} \cdot b + ab$

Anwendung mit Schichtenalgorithmus

- schreibe die Funktion f in die 0. Schicht
- bilde **alle möglichen** Resolventen aus der 0. Schicht und schreibe sie in die nächste Schicht als ODER Verknüpfungen (Resolventen zu f "hinzufügen")
- überprüfe ob Resolventen aus der 1. Schicht Kuben aus Schicht 0 überdecken (Absorption) und streiche diese Kuben aus Schicht 0
- Schicht i besteht aus den möglichen Resolventen von Schicht 0 bis $(i - 1)$. Abgestrichene Kuben aus vorherigen Schichten brauchen **nicht** mehr beachtet werden.
- Sobald in der i -ten Schicht +1 steht oder keine weiteren Resolventen gebildet werden können, ist man fertig. \Rightarrow alle nicht ausgetrichenen Terme bilden die VollSOP

$f(x_1, \dots, x_n)$	Schicht
$x \cdot w + \bar{x} \cdot w + x \cdot y \cdot w \cdot \bar{z} + \bar{x} \cdot y \cdot w \cdot \bar{z} + \bar{y} \cdot w \cdot \bar{z}$	0
$+w + y \cdot w \cdot \bar{z}$	1
$+w \cdot \bar{z}$	2
$+w$	3

8 Laufzeit

8.1 Laufzeitabhängige Effekte

- Race**, "Wettlauf" zweier Signalwertänderungen vor einem gemeinsamen Gatter

- Hazard / Spike / Glitch**, Stelle des Signalwertverlaufes, die wegen der Laufzeitverzögerung nicht den Erwartungen entspricht

8.2 Simulation

$a \rightarrow$ $b \rightarrow$ z y $\tau_{OR} = 2$ und $\tau_{NOT} = 1$ Eingangsbelegung $a = 0, b = 0$
Eingangsereignis (b,'1',0,2)

Auswertung erfolgt durch eine Tabelle:

t	a	b	z	y	ausgewertete Elemente	neue Ereignisse
0	'0'	'0'	'1'	'0'	init	(b,'1',0,2)
2		'1'			OR	(z,'1',2,4)
4			'1'		NOT	(y,'0',4,5)
5				'0'		

Ereignis: (betroffenes Signal, neuer Signalwert, $t, t + \tau$)

8.3 Delay

- transport delay: Verzögerung um τ_{pd}
- inertial delay: Verzögerung um τ_{pd} und Impulse die kleiner als τ_{pd} sind werden ignoriert

8.4 VHDL- VHSIC Hardware Description Language

ENTITY Bausteinname IS //Definiert die Schnittstelle einer Logik
PORT (Schnittstellenliste) //Definiert Ein- und Ausgänge

ARCHITECTURE Rumpfname OF Bausteinname IS //Beschreibt den internen Aufbau
PROCESS (Signalliste) // Alle Processes laufen nebeneinander ab
COMPONENT Gattername // Beschreibt eine interne Komponente

9 Testverfahren

Mit wenig Fragen viel Information erhalten. Signal muss beobachtbar und einstellbar sein!

9.1 Begriffe

Fehlergruppe $F_\nu = \{f_\mu \in F \mid t_\nu R f_\mu\}$: Menge aller Fehler die vom Test t_ν erkannt werden.
Fehleranzahl = 2. Signalanzahl = 2 (Eingänge + Interne Signale + Ausgänge)
Testgruppe $T_\mu = \{t_\nu \in T \mid t_\nu R f_\mu\}$ ist die Menge aller Tests die den Fehler f_μ erkennen.

Zwei einzelne Fehler sind nicht unterscheidbar, wenn sie immer gemeinsam von einem Test entdeckt werden.

9.2 Bullshit-Differenz y_z

Ziel: schnelles finden von Testbedingungen für $f = y(z(\underline{x}))$

$$y_z = y(z, \underline{x}) \oplus y(\bar{z}, \underline{x}) \hat{=} y(z=1) \oplus y(z=0)$$

9.2.1 Rechenregeln

$$\begin{aligned} y_x = 0 \text{ falls } y \neq f(x) & \quad (z \cdot w)_x = z \cdot w_x \oplus z_x \cdot w \oplus z_x \cdot w_x \\ y_y = 1 & \quad (z + w)_x = \bar{z} \cdot w_x \oplus z_x \cdot \bar{w} \oplus z_x \cdot w_x \\ (\bar{y})_x = y_x & \quad y_x = y_z \cdot z_x \text{ falls } y = y(z(x)) \\ (z \oplus w)_x = z_x \oplus w_x & \quad (yz)_w = (y_w)_z \end{aligned}$$

9.2.2 AND \rightarrow XOR (+, \bar{x})

Vorgehen:


- Negation über konjunkte Terme entfernen: DeMorgan $\overline{xy} = \bar{x} + \bar{y}$
- Negation über disjunkte Terme entfernen: $\bar{x} = x \oplus 1$
- "+" entfernen $x + y = x \oplus y \oplus xy$

Test für $\begin{cases} a/0 : a \cdot y_a \stackrel{!}{=} 1 \\ a/1 : \bar{a} \cdot y_a \stackrel{!}{=} 1 \end{cases} \Rightarrow$ Testmuster finden.

9.2.3 XOR-Regeln

$$\begin{aligned} x \oplus y &= \bar{x} \cdot y + x \cdot \bar{y} & x + y &= x \cdot y \oplus x \oplus y \\ x \oplus y &= (x + y) \cdot (\bar{x} + \bar{y}) & x \cdot y &= x \oplus y \oplus (x + y) \\ x \cdot (y \oplus z) &= x \cdot y \oplus x \cdot z & \bar{x} &= x \oplus 1 \\ x \oplus x &= 0 & x \oplus 0 &= x \\ (x + y) \oplus y &= x \cdot \bar{y} & x\bar{y} + yz &= x\bar{y} \oplus yz \end{aligned}$$

9.2.4 Schaltnetze



Schaltnetz mit Rekonvergenzmasche (4 Fälle):

- $y_z z_x \bar{w}_x = 1 \Rightarrow$ Einfachpfadsensibilisierung: $x \rightarrow z \rightarrow y$
- $y_w w_x \bar{z}_x = 1 \Rightarrow$ Einfachpfadsensibilisierung: $x \rightarrow w \rightarrow y$
- $z_x w_x \cdot [\bar{z} \circ \bar{w} \oplus z \circ w] = 1 \Rightarrow$ Mehrfachpfadsensibilisierung
- $z_x w_x \cdot [\bar{z} \circ \bar{w} \oplus z \circ w] = 1 \Rightarrow$ Selbstmaskierung

Schaltnetz mit Baumstruktur:
keine Mehrfachpfadsensibilisierung oder Selbstmaskierung!
 $y_x = y_z \cdot z_x$ (Kettenregel für $x \rightarrow u \rightarrow z \rightarrow y$)

9.3 Fehlersimulation

Gegeben: Testmuster Gesucht: getestete Fehler.

Achtung Teste immer nur für eine spezielle Belegung

Begriffe Fanout-Stamm: Verzweigungspunkt Vereinigungspunkt: Rekonvergenzpunkt

9.3.1 Fehlerbaumkonstruktion für gegebenes Testmuster

- Alle Signalwerte der Schaltung für gegebenes Testmuster bestimmen
- Durch die Simulation die Beobachtbarkeit der Fanout-Stämme bestimmen.
- Schaltung an Fanout-Stämmen gedanklich auftrennen. (In Fanout-Freie Zonen zerlegen)
- Fehlerbaumkonstruktion in den Bäumen (FF-Zonen) vom Ausgang in Richtung Eingänge auf Basis der lokalen Sensitivitäten (mit \bullet markieren).
- Aus Fehlerbaum Menge der beobachtbaren Signale S^0 (sensitiver Pfad zum Ausgang) und Menge der getesteten Fehler F_t durch Einstellbarkeit (sensitiver Pfad zum Eingang) angeben.
z.B. $S^0 = \{a, b, b_2, y\}$ $F_t = \{a/1, b/0, b_2/0y/1\}$


9.4 Deterministische Testmustererzeugung, D-Algorithmus

Zahl aller Fehlerpfade: $2^n - 1$ für $n =$ Zahl der Einfachfehlerpfade

Findet für jeden stuck-at Fehler einen Test, falls möglich.

5-wertige Logik:

- 0 Boolesche 0
- 1 Boolesche 1
- X undefined
- D 1 falls fehlerfrei, 0 falls fehlerhaft (teste stuck-at 0)
- \bar{D} 0 falls fehlerfrei, 1 falls fehlerhaft (teste stuck-at 1)



globale Implikation: mehr als 1 Gatter zwischen Testsignal und implizierten Signal:

$$A \Rightarrow B \Leftrightarrow \bar{B} \Rightarrow \bar{A}$$

Lernkriterium (für $y = z(x)$): $y_{z_1} \cdot y_{z_2} \stackrel{!}{=} 1$

Vorgehen (z.B für Test $x_1/0$):

- F : Fehlertestsignal ($x_1 = D$)
- S : Sensibilisierung ($x_2 = 1$)
- I : Implikation ($y = \bar{D}$)
- O : Optionale Pfade (z.B bei XOR)

Ist Ausgang 0 bzw. 1 \Rightarrow Fehler nicht testbar.

Ist Ausgang D bzw. $\bar{D} \Rightarrow$ Fehler testbar.

9.5 Einstellbarkeit

$$C_0 + C_1 = 1$$

C_0 : Nulleinstellbarkeit $0 \leq C_0 \leq 1$
Wahrscheinlichkeit das ein Testvektor zur 0 führt

C_1 : Einestellbarkeit $0 \leq C_1 \leq 1$
ohne Vorgabe für Eingangsvariable x: $C_0(x) = 0, 5$ und $C_1(x) = 0, 5$
Beachte: Je nach Gatter sind bestimmte Einstellbarkeiten schneller zu berechnen! (siehe Tabelle)

Gatter	Einstellbarkeit (Ausgang)	Berechnung
AND	C_1	$C_1(x_1) \cdot C_1(x_2)$
NAND	C_0	$C_1(x_1) \cdot C_1(x_2)$
OR	C_0	$C_0(x_1) \cdot C_0(x_2)$
NOR	C_1	$C_0(x_1) \cdot C_0(x_2)$
XOR	C_1	$C_0(x_1) \cdot C_1(x_2) + C_1(x_1) \cdot C_0(x_2)$
NOT	C_1	$C_0(x)$

Wichtig: Nur bei Baumstruktur exakt.

9.6 Schaltwerke

- Eingangsvariable **X**
- Testpunkte **Y**
- nächste Schaltwerkszustände **Z**
- Schaltwerkszustände **S**

Es gilt: $s^t = z^{t-1}$ t : t-te Taktperiode.

Verbesserung der Einstellbarkeit und Beobachtbarkeit durch Zusatzlogik:
Zusätzlicher Testeingang: Mehr Platzbedarf, mehr Leistungsaufnahmen.
Zusätzlicher Ausgang: Zusätzlicher Pin, langsames Signal.

10 Auch wichtig



Schrödingers Katze