

Vorsätze für Maßeinheiten

E	10 ¹⁵	Exa -
T	10 ¹²	Terra -
G	10 ⁹	Giga -
M	10 ⁶	Mega -
k	10 ³	Kilo -
c	10 ⁻²	Centi -
mm	10 ⁻³	Milli -
μ	10 ⁻⁶	Micro -
n	10 ⁻⁹	Nano -
p	10 ⁻¹²	Pico -
f	10 ⁻¹⁵	Femto -
a	10 ⁻¹⁸	Atto -

Formelsammlung EDS

I. Logiksynthese

1. Grundlagen der Logiksynthese

- Zweiwertige Boolesche Algebra
 - o Schaltalgebra $(\{1, 0\}; \cdot; +; \bar{})$
 - o Aussagenalgebra $(\{w, f\}; \wedge; \vee; \neg)$
- Schaltfunktionen
 - o UND, ODER, NICHT, XOR, XNOR
- Boolesche Algebra
 - o Kommutativgesetz $xy = yx$
 - o Assoziativgesetz $(xy)z = x(yz)$
 - o Distributivgesetz $x(y + z) = xy + xz$
 - o Idempotenzgesetz $xx = x$
 - o Absorbtionsgesetz $x(x + y) = x$
 - o Neutrales Element $x \cdot 1 = x$
 - o Dominantes Element $x \cdot 0 = 0$
 - o Negation $x \cdot \bar{x} = 0$
 - o Doppelte Negation $\bar{\bar{x}} = x$
 - o De Morgan $\overline{x \cdot y} = \bar{x} + \bar{y}$

$$x + y = y + x$$

$$(x + y) + z = x + (y + z)$$

$$x + yz = (x + y)(x + z)$$

$$x + x = x$$

$$x + xy = x$$







$$x + 0 = x$$

$$x + 1 = 1$$

$$x + \bar{x} = 1$$

2. Binäre Boolesche Funktionen

- Darstellungsmöglichkeiten
 - o Wertetabelle
 - o Abbildungsvorschrift: $z = f(x)$
 - o Gatterschaltung
 - o Binärer Entscheidungsbaum (BDD)
 - o Pfeildiagramm der Abbildung $f : B^2 \rightarrow B; B = \{1, 0\}$
 - o Einsmenge, $onset(f)$, $offset(f)$
 - $onset(x \cdot y) = \{11\}$
 - $onset(x + y) = \{01, 10, 11\}$
 - $offset(x + y) = \{00\}$
 - o Kubengraphen



- o Karnaugh-Diagramme

- o Prim-Überdeckung: $pcov(f) = \{p_1, p_2, \dots\}$
- o MinSOP: Summe aller essentiellen Prim-Implikanten
- Bestimmung der MinSOP aus der VollSOP (Quine / McKluskey)
 - a) Überdeckungsbedingung ($C = 1$)
 - o $C = (m_0 \subseteq p_1) \cdot (m_2 \subseteq p_1 + m_2 \subseteq p_2) \dots$
 - o Einführung einer Auswahlvariable τ_v von p_v mit $\tau_v = 1$ wenn p_v gewählt
 - o $C = \tau_1(\tau_1 + \tau_2) \dots$
 - o vereinfachen (Absorption), Produkt als Ergebnis liefert Lösung
 - b) Überdeckungstabelle

	m_1	m_4	m_5	m_6	m_7
p_1	1		1		
p_2		1	1	1	1

- Bestimmung der VollSOP: Resolventenmethode

- o SOP kann direkt verwendet werden
- o Ermittlung der Prim-Implikanten durch:
 - Allgemeines Resolutionsgesetz: $xa + \bar{x}b = xa + \bar{x}b + ab$
 $a, b \in MC$ und ab ist Resolvente
 - Absorptionsgesetz: $a + ab = a$

- o Schichtenalgorithmus:

- Entwicklung der Schichten durch Resolventenbildung
- Streichung von Kuben durch Absorption
- Ergebnis, wenn Tautologie oder keine weitere Schichtenbildung mehr möglich ist

f	Schicht
$xy\bar{z} + \bar{x}\bar{y}w + x\bar{y}\bar{z}w$	0
$+ y\bar{z}w + x\bar{z}w + xy\bar{w} + \bar{y}\bar{w} + y\bar{z}\bar{w} + x\bar{z}\bar{w}$	1
$+ z\bar{w} + y\bar{w} + x\bar{w} + \bar{z}w$	2
$+ w$	3

- Bestimmung der VollSOP aus POS

- o Theorem: $f_1 \cdot f_2$ ist VollSOP wenn f_1 und f_2 jeweils VollSOP ist

- Operationen auf Boolesche Funktionen

- o Kofaktor: teilweises Einsetzen von Variablen: $f_{x_i} = f|_{x_i=1}$ $f_{\bar{x}_i} = f|_{\bar{x}_i=0}$

- o Kommutativgesetz: $f(0, 1, x_3) = f_{\bar{x}_1 x_2} = (f_{\bar{x}_1})_{x_2} = (f_{x_2})_{\bar{x}_1}$

- o Substitutionsregel: $c \cdot f = c \cdot f_c$

- o Entwicklungssatz (Shannon Dekomposition):

$$f(x_1, \dots, x_i, \dots, x_n) = x_i f_{x_i} + \bar{x}_i f_{\bar{x}_i} = \beta(x_i, f_{x_i}, f_{\bar{x}_i})$$

- o Tautologie: $f(\underline{x}) = 1 \Leftrightarrow f_{x_i} = 1$ und $f_{\bar{x}_i} = 1$

- o Monotonie:

- monoton fallend: $f_{x_i} \subseteq f_{\bar{x}_i}$ $f = \bar{x} \cdot g + h$
- monoton steigend: $f_{\bar{x}_i} \subseteq f_{x_i}$ $f = x \cdot g + h$
- vereinfachter Tautologienachweis, es muss nur noch h auf Tautologie überprüft werden

- Heuristische Optimierung (Lokale Suche)

- o Suche nach einem minimalen $cov(f)$ (= MinSOP) aus der Menge aller $cov(f)$:

$$mincov(f) = \min\{\dots cov_i(f) \dots\}$$

- o Menge aller zulässigen cover: $H = \{cov_1(f), \dots, cov_i(f), \dots, cov_N(f)\}$


- o Nummernmenge: $H = \{1, \dots, i, \dots, N\}; N < \infty$

- o Kosten der Konfiguration (= des covers i), Literalanzahl: $\varphi(i)$

- o Konfigurationsgraph:


- Knoten: cover, Konfiguration
- Kante: Modifikation, Literalentfernung, Literalzahlerhöhung, Kubenentfernung
- Kantenrichtung: Abnahme der Kosten, Abnahme der Literale
- Konfigurationsgraph: $G = (H, R)$, H = Knotenmenge, R = Kantenmenge
 $R \subseteq H \times H$
- Knoten mit ausschließlich Pfeilspitzen ist lokales Minimum

- o Modifikationen ($f = c + h$, $c \in cov(f)$, $cov(h) = [cov(f)]/c$):
 - Expand (Literalentfernung): wenn $c_i \subseteq f$ oder $c_i \cdot \bar{l} \subseteq h$
 - Reduce (Literalzahlerhöhung): wenn $c \cdot \bar{l} \subseteq h$
 - Remove (Kubenentfernung): wenn $c \subseteq h$
- o Inklusionsprüfung durch Tautologienachweis:
 - $c \subseteq f \Leftrightarrow f_c = 1$
 - $c_1 + c_2 \subseteq f \Leftrightarrow f_{c_1} = 1 \wedge f_{c_2} = 1$
 - Kofaktorisierung einer Funktion führt zu einfacheren Kofaktoren
 - Allgemeines Standardproblem (-> Schichtenalgorithmus + OBB)
 - Effizientes Verfahren: Resolventenmethode mit Tiefensuche
- OBDD (= Ordered Binary Decision Diagram)
 - o Anwendung der Shannon-Entwicklung
 - $f(x_1, \dots, x_i, \dots, x_n) = x_i f_{x_i} + \bar{x}_i f_{\bar{x}_i} = \beta(x_i, f_{x_i}, f_{\bar{x}_i})$
 - o kein Zusammenfassen gleicher Zustände oder Weglassen von Zuständen
- ROBDD = (Reduced OBDD): OBDD so weit wie möglich vereinfachen



4. Schaltungen mit mehreren Ausgängen und mehr als 2 Ebenen

- Synthese von Schaltungen mit mehreren Ausgängen
 - o Bestimmung der Mehrfach-Implikanten: $f_1 \cdot f_2$
 - o Funktionen von SOP auf MinSOP expandieren (Expand)
 - o Funktionen von durch Addition der Mehrfach-Implikanten reduzieren (Reduce)
 - o Funktionen durch Kubenentfernung minimieren (Remove)
 - Irredundant Cover
- Synthese von Schaltungen mit Don't Cares
 - o Hinzufügen der Don't Care Sets
 - o Vereinfachung
 - o Don't Care Sets können wieder weggelassen werden
- Synthese von Schaltungen mit mehr als zwei Ebenen
 - o optimierte zweistufige Form geschickt faktorisieren -> geschicktes Ausklammern
 - o algebraische Umformungen -> ungünstige Lösungen
 - o boolesche Verfahren -> sehr aufwändig



- Funktionale Dekomposition
 - o Ziel: Zerlegung eines Moduls f in Module g und h
 - o Bedingung Dekompositionsgewinn: $|z| \leq |x| - 1$
 - o Ermittlung einer günstigen Aufteilung mittels BDDs
 - o Schritt 1:
 - Auswerten von $f(\hat{x}_i, y)$ -> Dekompositionsmatrix
 - Zusammenfassen der \hat{x}_i zu Äquivalenzklassen
 - o Schritt 2:
 - Codierung der Äquivalenzklassen durch $z = h(x)$
 - Aufstellen einer Zuordnungstabelle
 - Ermittlung der Dekompositionsfunktion $h(x)$
 - o Schritt 3:
 - Konstruktion einer Kompositionsfunktion $w = g(z, y)$
 - Produktterme mit Don't Care Werte dürfen beliebig hinzuaddiert werden

(\hat{y}_1, \hat{y}_2)	$(\hat{x}_1, \hat{x}_2, \hat{x}_3)_i$							
	000	010	100	001	111	011	101	110
00	1	1	1	1	1	1	1	1
01	1	1	1	0	0	0	0	0
10	0	0	0	1	1	1	1	1
11	0	0	0	1	1	0	0	0
$f(\hat{x}_i, y)$	\bar{y}_1			$y_1 + \bar{y}_2$			\bar{y}_2	

Dekompositionsmatrix für $f(x, y)$

$\hat{x}_i \in X$	$\hat{z}_k \in Z$ $(\hat{z}_1, \hat{z}_2)_k$	$z = h(x)$	$g(\hat{z}_k, y)$
000, 010, 100	00	$z_1 \cdot z_2 = m_0 + m_2 + m_4$	y_1
001, 111	10	$z_1 \cdot \bar{z}_2 = m_1 + m_7$	$y_1 + \bar{y}_2$
011, 101, 110	11	$z_1 \cdot z_2 = m_3 + m_5 + m_6$	\bar{y}_2
	01	$\bar{z}_1 \cdot z_2 = 1$ nicht möglich	


Zuordnungstabelle

$$z_1 = z_1 \cdot \bar{z}_2 + z_1 \cdot z_2 = m_1 + m_7 + m_3 + m_5 + m_6$$

$$z_2 = \bar{z}_1 \cdot z_2 + z_1 \cdot z_2 = m_3 + m_5 + m_6$$

5. Endliche Automaten - Finite State Machines (FSM)

- $FSM = (S, I, O, \delta, \lambda, S^0)$
 - o S: Zustandsmenge
 - o I: Eingabealphabet
 - o O: Ausgabealphabet
 - o δ : Zustandsübergangsfunktion $S \times I \rightarrow S$
 - o λ : Ausgangsfunktion $S \times I \rightarrow O$ (Mealy); $S \rightarrow O$ (Moore)




- Zustandsübergangstabelle / Ausgangstabelle:
 - o X_j : Eingabebezeichen Y_l : Ausgabebezeichen
 - o S_i : Zustand S_k : Folgezustand

δ	...	X_j	...
⋮		⋮	
S_i	...	S_k	...
⋮		⋮	

λ	...	X_j	...
⋮		⋮	
S_j	...	Y_l	...
⋮		⋮	

- Zustands-Ausgangs-Funktion: $\mu : S \times I \rightarrow S \times O$
- ZA-Tabelle / Zustandsgraph / Codierte Kuben-Tabelle

μ	...	X_j	...
⋮		⋮	
S_i	...	(S_k, Y_l)	...
⋮		⋮	



x	s1	s2	z1	z2	y
0	0	0	0	0	0
1	0	0	0	1	1
0	0	1	0	0	0
1	0	1	1	0	0
0	1	0	1	0	0
1	1	0	0	0	1
0	1	1	(1)*	*(0)	*(0)
1	1	1	(1)*	*(0)	*(0)

- Realisierung der FSM durch Zustandskodierung
- Zustandsminimierung
 - o Streichung aller nicht erreichbaren Zustände
 - o Zusammenfassen äquivalenter Zustände:
 - Zwei Zustände S_i und S_j sind genau dann äquivalent, wenn sie für jede Folge von Eingabebezeichen die gleiche Folge von Ausgabebezeichen liefern.
 - Ziel: Partitionierung der ZA-Tabelle bis Zustände nicht mehr unterscheidbar sind
 - Sind mehrere Zustände untereinander nicht mehr unterscheidbar, so sind sie äquivalent zueinander
 - $S_i \sim S_j \Leftrightarrow S_i \overset{1}{\sim} S_j \wedge S_i \overset{2}{\sim} S_j \wedge S_i \overset{3}{\sim} S_j \wedge \dots$
 - $S_i \overset{1}{\sim} S_j \Leftrightarrow [\lambda(S_i, 0) = \lambda(S_j, 0)] \wedge [\lambda(S_i, 1) = \lambda(S_j, 1)]$ (1-äquivalent)
 - $S_i \overset{2}{\sim} S_j \Leftrightarrow S_i \overset{1}{\sim} S_j \wedge [\delta(S_i, 0) \sim \delta(S_j, 0)] \wedge [\delta(S_i, 1) \sim \delta(S_j, 1)]$
 - $S_i \overset{3}{\sim} S_j \Leftrightarrow S_i \overset{2}{\sim} S_j \wedge [\delta(S_i, 0) \overset{2}{\sim} \delta(S_j, 0)] \wedge [\delta(S_i, 1) \overset{2}{\sim} \delta(S_j, 1)]$ usw.
 - z.B. sind bei dieser Tabelle S_1 und S_4 3-äquivalent und damit nicht weiter unterscheidbar -> S_1 und S_4 sind zueinander äquivalent

μ	x=0	x=1
S_1	$(S_4, 0)$	$(S_2, 1)$
S_4	$(S_1, 0)$	$(S_2, 1)$
S_3	$(S_3, 0)$	$(S_1, 1)$
S_2	$(S_4, 0)$	$(S_3, 0)$

ZA-Tabelle

II. Logiksimulation

- Schaltungsmodellierung
 - o einfügen von Gatterlaufzeiten und Leitungslaufzeiten in die Schaltung
 - o Hazard = Signal das der reinen Logik widerspricht und durch Verzögerungszeiten entsteht
- Simulation
 - o Schritt 1: Auswertung der reinen Logikschaltung
 - o Schritt 2: Auswertung des Zeitverlaufs ohne Logik
 - > ablesen der maximalen Einschwingunsicherheit möglich

OR	0	1	X
0	0	1	X
1	1	1	1
X	X	1	X

AND	0	1	X
0	0	0	0
1	0	1	X
X	0	X	X

NOT	0	1
0	1	0
1	0	1
X	X	X

- Simulation mit Flankenunsicherheit
 - o Einführung eines neuen Signalwerts X
 - o Wertetabellen mit den neuen Signalwert X
 - o Graphik: Verzögerung des Gatters = 2Δ , $X = \Delta$
- Simulation mit Laufzeitunsicherheit
 - o worst-case Analyse, Auffüllung mit X
 - o Graphik: Gatter: $3\Delta - 4\Delta$
- Simulation mit einer Ereignisstabelle:
- VHDL
 - o transport delay: unendliche Bandbreite
 - o inertial delay: reale Gatter

x	0	0	0	0	X	1	1	1
z1	1	1	1	X	0			


x	0	X	1	1	1	1	1	1	X	0	0	0	0
z1	1	1	1	1	X	X	0	0	0	0	0	0	X

III. Testverfahren

1. Fehlerdiagnose

- Arten von Fehlern:
 - o dynamisch (wird nicht weiter behandelt)
 - o statisch (stuck at 1 / stuck at 0)
- Probleme der Fehlererkennung
 - o Beobachtbarkeit
 - o Einstellbarkeit

t	A	B	Sel	Sel _n	S ₁	S ₂	Q	ausgewertete Elemente	neue Ereignisse (signal, val, t _{gen} , t _{exe})
0	'0'	'0'	'1'	'0'	'1'	'1'	'0'	Initialzustand (Stimuli)	(A, '1', 0, 20); (B, '1', 0, 10); (Sel, '0', 0, 30)
10		'1'						Nand.b	(S ₂ , '0', 10, 12)
12						'0'		Nand.c	(Q, '1', 12, 14)
14							'1'	-	-
20	'1'							Nand.a	-
30			'0'					Inv, Nand.b	(Sel _n , '1', 30, 32); (S ₂ , '1', 30, 32)
32				'1'		'1'		Nand.a, Nand.c	(S ₁ , '0', 32, 34); (Q, '0', 32, 34)
34					'0'	'0'		Nand.c	(Q, '1', 34, 36)
36						'1'		-	-



2. Fehlerüberdeckungstabelle

2.1 Fehlersimulation

- Eingangsbelegung
 - o Test t_v entspricht Testmuster $\dots x_2 x_1$
- Testpunkt y (Wert der Logik bei fehlerfreier Funktion)
- Werte der Logik bezogen auf die (Einfach-)Fehler f_μ :

AND	Eingangsbelegung	Testpunkt	y ₁	y ₂	y ₃	y ₄	y ₅	y ₆
	t _v x ₂ x ₁	y	y(x ₂ =0)	y(y=0)	y(x ₁ =0)	y(x ₂ =1)	y(y=1)	y(x ₁ =1)
	t ₀ 0 0	0	0	0	0	0	1	0
	t ₁ 0 1	0	0	0	0	1	1	0
	t ₂ 1 0	0	0	0	0	0	1	1
	t ₃ 1 1	1	0	0	0	1	1	1

$y_\mu = y(x = 1/0)$ Wert der Logik für x stuck at 1 / 0

- Fehlererkennung
 - o $y \oplus y_\mu = 1$ Fehler muss am Ausgang einen andern Wert als y erzeugen
 - o x muss zur Beobachtbarkeit den negierten Fehlerwert besitzen

- Fehlerunterscheidung

$y_\mu \oplus y_\kappa = 1$ Testmuster muss unterschiedliche Werte erzeugen

2.2 Fehlerüberdeckungstabelle

- ist ein Fehler durch ein Testmuster beobachtbar, so erhält die Tabelle den Eintrag 1
- Begriffe

- o Menge aller Eingangsbelegungen (Tests): $T = \{t_v \mid v \in N\}$
 - N = Testnummernmenge
 - $|T| = |N| = 2^n$; n = Anzahl der Eingangsvariablen
- o Menge aller angenommenen Fehler: $F = \{f_\mu \mid \mu \in M\}$
 - M = Fehlernummernmenge
 - $m = |M| = |F|$; m = Anzahl der zu testenden Fehler

	f ₁	f ₂	f ₃	f ₄	f ₅
t ₀					1
t ₁		1			1
t ₂	1				1
t ₄				1	1
t ₅		1		1	1
t ₆	1			1	1

- Definitionen
 - o Test-Fehler-Relation R
 - $R = \{(t, f) \in T \times F \mid t_v R f_\mu\}$
 - Menge aller Paare $(t_v, f_\mu) \in T \times F$ in welchen der Test t_v den Fehler f_μ beobachtbar macht
 - $t_v R f_\mu \in \{1, 0\}$; Der Test t_v steht in Relation zu den Fehler f_μ
 - o Fehlererkennung: $t_v R f_\mu = y(\underline{x}_v) \oplus y_\mu(\underline{x}_v)$
 - o Fehlergruppe:
 - $F_v = \{f_\mu \in F \mid t_v R f_\mu\}$
 - Menge aller Fehler, die durch den Test t_v beobachtbar werden
 - o Testgruppe:
 - $T_\mu = \{t_v \in T \mid t_v R f_\mu\}$
 - Menge aller Tests, die den Fehler f_μ beobachtbar machen
 - o Menge nicht unterscheidbarer Fehler
 - F_U
 - alle Fehler die eine identische Testgruppe enthalten
 - o Mindesttestmenge zur Fehlererkennung
 - $C_{M,N} = \bigwedge_{\mu \in M} \bigvee_{v \in N} (t_v \in T) \cdot \tau_v = 1$
 - Schnitt aller Vereinigungen von Testwahlvariablen τ_v für den jeweiligen Fehler f_μ
 - kürzeste Terme (Vereinigungen) markieren Mindestmenge T_{cmin}
 - o Heuristische Minimierung mit Hilfe der Fehlerüberdeckungstabelle
 - suche fortwährend die mächtigste Fehlermenge und füge deren Test zur Testmenge hinzu
 - streiche alle abgedeckten Fehler

3. Testbestimmung in Schaltnetzen

3.1 Die Boolesche Differenz

- Eingangsbelegung: \underline{x} Testvariable: z Testpunkt: $y(z(\underline{x}), \underline{x})$
- Entwicklungssatz: $y = y_z \cdot z \oplus y(z=0)$
- Boolesche Differenz: $y_z = y(z, \underline{x}) \oplus y(\bar{z}, \underline{x})$ $y_z = y(z=1) \oplus y(z=0)$
- Berechnung der Testbelegung:
 - o z stuck at 0
 - $\underline{x}R z/0 = z \cdot y_z = 1$
 - o z stuck at 1
 - $\underline{x}R z/1 = \bar{z} \cdot y_z = 1$
 - o \underline{x} muss so jeweils so gewählt werden, dass obige Gleichung erfüllt ist
 - o Überprüfung der Einstellbarkeit (Fehlerbelegung)
 - es muss gelten $z(\underline{x}) = 1$ für z/0
 - es muss gelten $z(\underline{x}) = 0$ für z/1
 - o Überprüfung der Beobachtbarkeit (Sensibilisierungsbelegung)
 - es muss gelten $y_z(\underline{x}) = 1$

- Umrechnung von Logikterme in das AND-EXOR-System (OR bzw. NOT stören)

- o $\overline{xy} = xy \oplus 1$
- o $\overline{x+y} = \overline{x} \cdot \overline{y} = (x \oplus 1)(y \oplus 1) = xy \oplus x \oplus y \oplus 1$
- o $x+y = x \oplus y \oplus xy$
- o $\overline{x} = x \oplus 1$

- Rechenregeln mit Booleschen Differenzen

- 1.) $y_x = 0$ falls $y \neq f(x)$
- 2.) $y_y = 1$
- 3.) $(\overline{y})_x = y_x$
- 4.) $(z \oplus w)_x = z_x \oplus w_x$
- 5.) $(z \cdot w)_x = z_x w_x \oplus \overline{z}_x \overline{w}_x$
- 6.) $(z + w)_x = \overline{z}_x \overline{w}_x \oplus z_x w_x$
- 7.) $y_x = y_z z_x$ falls $y = y(z(x))$
- 8.) $(y_z)_w = (y_w)_z$


3.2 Strukturbezogene Berechnung der Booleschen Differenz

- lokale Sensibilität: $y_z = (\overline{z} \circ w) \oplus (z \circ w)$ bzw. $y_w = (z \circ \overline{w}) \oplus (z \circ w)$

- globale Sensibilität: $y_x = \underbrace{y_z z_x \overline{w}_x}_{1. \text{Einfachfehlerpfad}} + \underbrace{y_w w_x \overline{z}_x}_{2. \text{Einfachfehlerpfad}} + \underbrace{z_x w_x}_{\text{Mehrfachfehlerpfad}} \cdot \underbrace{[\overline{z} \circ \overline{w} \oplus z \circ w]}_{\text{Selbstmaskierung} \rightarrow = 0}$

- Schaltnetze mit Rekonvergenzmaschen

- o es kann zur Selbstmaskierung kommen
- o Zwischenvariablen daher nicht immer automatisch mitgetestet





- Schaltnetze mit Baumstruktur

- o keine Mehrfachpfadsensibilisierung und keine Selbstmaskierung möglich
- o Berechnung der globalen Sensibilität mithilfe der Kettenregel
- o Kettenregel: $y_x = y_z z_x$
- o durch testen aller Eingangsvariablen werden alle Zwischenvariablen mitgetestet

x: Verzweigungspunkt (Fanout-Stamm) y: Vereinigungspunkt (Rekonvergenzpunkt)

3.3 Fehlersimulation

- Aufgabenstellung: Testmuster gegen, getestete Fehler gesucht
- Gutsimulation: Berechne alle Signale für fehlerfreies Schaltnetz
- Beobachtbarkeitsanalyse:
 - o Simulation der Fehler an den Fanout-Stämmen (Selbstmaskierung...!)
 - o Entfernung der Fanout-Stämme
 - o Fehlerbaumkonstruktion
 - Aufbau von Ausgang zum Eingang
 - ist abhängig von der Signalbelegung der Gutsimulation
 - markiere Pfadsensibilisierung und sensiblen Pfad




- Menge der beobachtbaren Signale: $S^O = \{a, b, c, \dots\}$; alle Signale der sensiblen Pfade
- Menge der getesteten Fehler: $F_i = \{a/0, b/1, \dots\}$; soweit einstellbar bzgl. S^O


3.4 Der D-Algorithmus

- 5-Wertige Logik:
 - o X: undefiniert, unbekannt, nicht relevant
 - o D: 1 im fehlerfreien Fall, 0 im fehlerhaften Fall
- Fehlerpfad $V_D = \{x, a, b, \dots, y\}$
- Ablauf:
 - o Initialisiere alle Signale mit X
 - o Fehlerbelegung (F)
 - o Sensibilisierung (S)
 - o Implikationen (Vorwärts und Rückwärts)(I)
 - o Optionale Wahl (O)
 - o Backtracking: Suche nach Widersprüchen

.	0	1	X	D	\overline{D}	+	0	1	X	D	\overline{D}	\oplus	0	1	X	D	\overline{D}	a	\overline{a}	
0	0	0	0	0	0	0	0	1	X	D	\overline{D}	0	0	1	X	D	\overline{D}	0	1	
1	0	1	X	D	\overline{D}	1	1	1	1	1	1	1	1	1	0	X	\overline{D}	D	1	0
X	0	X	X	X	X	X	X	1	X	X	X	X	X	X	X	X	X	X	X	X
D	0	D	X	D	0	D	D	1	X	D	1	D	D	\overline{D}	X	0	1	D	\overline{D}	
\overline{D}	0	\overline{D}	X	0	\overline{D}	\overline{D}	\overline{D}	1	X	1	\overline{D}	\overline{D}	\overline{D}	D	X	1	0	\overline{D}	D	



- Beschleunigungstechniken
 - o Globale Implikation
 - Voraussetzung: keine Fehlereffektauswirkungen in benachbarter Teilschaltung
 - Kontrapositionsgesetz:
 - $(P \Rightarrow Q) \text{ gdw } (\neg Q \Rightarrow \neg P)$
 - $(a = 0) \Rightarrow (f = 0) \text{ gdw } (f = 1) \Rightarrow (a = 1)$
 - Lernkriterium:
 - Globale Implikation ist nur lernenswert wenn nicht durch lokale Implikation ausführbar und wenn gilt: $y_w \cdot y_z = 1$
 - Globale Rückwertsimplikation ist nur lernenswert, wenn Rekonvergenzmasche vorhanden ist
 - o Auswahlbewertung für optionale Wertzuweisungen
 - C_0 = Nulleinstellbarkeit (Wahrscheinlichkeit)
 - C_1 = Einseinstellbarkeit (Wahrscheinlichkeit)
 - AND (IN: a, b -> OUT: c): OR (IN: a, b -> OUT: c):
 - $C_1(c) = C_1(a) \cdot C_1(b)$ $C_0(c) = C_0(a) \cdot C_0(b)$
 - $C_0(c) = 1 - C_1(c)$ $C_1(c) = 1 - C_0(c)$
 - es wird bei optionaler Wahl immer das Einstellmaß mit dem höchsten Wert ausgewählt



3.5 Testmustergenerierung bei sequentiellen Schaltungen

- Bestimmung der Zusammenhänge der sequentiellen Schaltung
 - o Zustandsvariablen mit Zeit als Superskript kennzeichnen
 - o Zeitdifferenz von einer Zeiteinheit vom Eingang zum Ausgang eines FFs
 - o Bestimmung der Ausgangsvariable y der Schaltung in Abhängigkeit der Eingangsvariablen (möglichst keine Zwischensignale s oder z!)
- Bestimmung der Testbelegung ohne Boolesche Differenz
 - o Bestimmung von y_μ durch Einsetzen des Fehlers in y
 - o Bestimmung der Testbelegung durch $y \oplus y_\mu = 1$
 - o Ziel: SOP
- Bestimmung der Testbelegung mit Boolescher Differenz
 - o Bestimmung der Booleschen Differenz (Sensibilisierung des Fehlers)
 - o Bestimmung der Testbelegung wie üblich
 - o Ziel: SOP
- Bestimmung der Testbelegung mittels D-Algorithmus
 - o Achtung: Implikationen auch über Zeiteinheiten hinweg möglich; d.h. es sind auch Implikationen in die Zukunft oder Vergangenheit möglich

- Schreibweisen

- o $X = \begin{matrix} x_1 \\ x_2 \end{matrix} \begin{bmatrix} \mathbf{1} & X & \mathbf{1} \\ \mathbf{0} & \mathbf{1} & \mathbf{1} \end{bmatrix}$ Eingangsfolge
 - o Y Ausgangsfolge ohne Fehler (aus Schaltung ermittelbar!)
 - o Y_μ Ausgangsfolge mit Fehler

Formelsammlung DS

1. Moore'sches Gesetz

- alle 18 - 24 Monate verdoppelt sich die Anzahl der Transistoren auf gleicher Fläche
- Positive Seiten: Exponentielles Wachstum der Transistorzahl, exponentieller Rückgang des Preises pro Transistor
- Herausforderungen:
 - o Herstellungskosten (Fixkosten, Variable Kosten, Technologiefaktor)
 - o Entwicklerproduktivität (Problem des productivity gap)
 - o Verlustleistungsdichte

$$n = \frac{d_{Wafer} \cdot \pi}{\sqrt{A_{Dies}}}$$

Unvollständige Dies (Abschätzung)

$$Ausbeute (yield) = \left(1 + \frac{D_f \cdot A_{Die}}{\alpha} \right)^{-\alpha}$$

D = Fehlerdichte, α = Technologiefaktor

2. Zahlensysteme und Signaldarstellung

- Polyadische Zahlensysteme:

p = Anzahl der Ziffern rechts vom Basispunkt
 n = Anzahl der Ziffern links vom Basispunkt
 r = Basis, Radix
 d_i = Ziffer der i-ten Stelle

$$Z = \sum_{i=-n}^{p-1} r^i \cdot d_i$$

- Bekannte Zahlensysteme: Binär (Radix = 2), Oktal (Radix = 8), Hexadezimal (Radix = 16)
- Zahlenkonvertierung (Dezimal -> Radix n):
 - o Systematisch (i > 0): Dezimalzahl durch Radix teilen, Rest ergibt Ziffer (LSB oben)
 - o Systematisch (i < 0): Dezimalzahl mit Radix multiplizieren, Ergebnis - Radix = Ziffer (MSB oben)
- Zahlenkonvertierung (Radix n -> Dezimal): obige Formel verwenden
- Binäre Addition: wie bei Dezimalzahlen
- Negative Zahlen mit Vorzeichenbetrag: -> Aufwendige Logik
- Darstellung Negativer Zahlen mittels **Zweier-Komplement**:
 - o Komplementbildung: alle Stellen invertieren
 - o Addition von 1
 - o MSB = Vorzeichenbit
- Zweier-Komplement -> Zahl in Betrag
 - o Komplementbildung
 - o Addition von 1
- Binäre Subtraktion: wie Addition, nur gültigen Stellenbereich auswerten
- Binäre Multiplikation (Addition- und Shiftoperation):
 - o Systematik wie bei Dezimalzahlen
 - o Multiplikation von links nach rechts -> partielle Produkte von links nach rechts verschieben
 - o Multiplikation von rechts nach links -> partielle Produkte von rechts nach links verschieben
- Binäre Division (Subtraktion- und Shiftoperation)
 - o Systematik wie bei Dezimalzahlen
 - o gehe n - Stellen nach links bis zahl abziehbar ist, rechne mit Rest weiter


- Gleitkommadarstellung(GKD) für Binärsystem (IEEE 754):
 - o Darstellung einer Gleitkommazahl (GKZ): **v e m**
 - o Vorzeichen v (0 = positiv; 1 = negativ)
 - o Exponent e (mit Bias addiert zum Vermeiden von negativen Zahlen; 8-bit)
 - o Mantisse m (enthält Wert zwischen 1 und 2 -> m = Nachkommazahl mit 23-bit)
 - o Formel zur Berechnung einer Dezimalzahl aus der GKD:

$$Z = (-1)^v \cdot m \cdot 2^e$$
 - e muss durch Subtraktion der Bias = 127 ermittelt werden
 - m enthält nur die Nachkommazahl; 1. muss vorgestellt werden
 - o Formeln zur Berechnung einer GKZ einer Dezimalzahl:

$$m = \left(\frac{|Z|}{2^e} - 1 \right) \cdot 2^{23} \quad e = \lfloor \log_2(|Z|) \rfloor$$
 - bei der Bestimmung von e muss zu e ein Bias von 127 hinzuaddiert werden (Definition! Kein Zweierkomplement)
 - bei der Bestimmung von m kann m direkt zur Binärzahl umgerechnet werden
 - o Besonderheiten: e = 0 -> Z = 0; e = 0xFF -> Z = unendlich
 - o Nachteile: Rundungsfehler (treten vor allem bei Subtraktion fast gleicher Zahlen auf)
- Analog - Digital Wandler (ADC):
 - o Analog: wertkontinuierlich + zeitkontinuierlich
 - o Digital: wertdiskret und zeitdiskret
 - o Filtern = Begrenzung des Frequenzbereichs nach oben ($f < f_{max}$)
 - o Abtasten ($f_{Sample} \geq 2 \cdot f_{signal,max}$)
 - o Quantisierung der analogen Signalamplitude (wertkontinuierlich -> wertdiskret)
 - o Quantisierung: $B = f(V_{in} / V_{Ref})$; $V_{in} \leq V_{Ref}$
 - o Quantisierungsschritt: $\Delta = 2^{-N} \cdot V_{Ref}$
 - o Quantisierungsfehler: $\pm 0.5\Delta$
- Digital - Analog Wandler (DAC):
 - o Wie oben nur in umgekehrter Reihenfolge

3. Kombinatorische Logik

- Boolesche Algebra: Boolesche Rechenregeln
- Logische Operationen auf Bitvektoren werden Bitweise durchgeführt
- Disjunktive Normalform: ODER auf oberer Ebene; UND und NOT auf unterer Ebene
- Konjunktive Normalform: UND auf oberer Ebene; ODER und NOT auf unterer Ebene
- Karnaugh Tabelle:
 - o Kopfzeile und Kopfspalte immer aufteilen, sodass der Belegungsabstand eins beträgt
 - o Produkttermminimierung durch Zusammenfassung benachbarter Felder
- Optimierung von Schaltungen durch reuse von Schaltnetzen
- Logik Zeitverhalten: Verzögerungen = propagation delay (50%in -> 50%out)
- Volladdierer: IN: A, B, C_{in} -> OUT: S, C_{out}
- Ripple-Carry-Adder: Serielle Verschaltung von Volladdierern
- Multiplexer (MUX): IN: A, B, S -> OUT: Z
- Bitwort-Schiebeoperator: Verschaltung von Multiplexern
 - o erste Spalte: Verschiebung um eins wenn S = 1
 - o zweite Spalte: Verschiebung um zwei wenn S = 1 usw.
- Vergleichsoperatoren:
 - o Vergleich auf \geq und $>$ mit Hilfe eines Subtrahierers
 - o Vergleich auf Gleichheit mittels EOR und OR




$$S = P \oplus C_{in}$$

$$C_{out} = G + P \cdot C_{in}$$


4. Sequentielle Logik

- Basisspeicherzelle: Ring aus Invertiern
- Set-Reset-Latch: IN: S, R -> OUT: Q, Q'
 - o Set durch S = 1
 - o Reset durch R = 1
 - o S = 1 und R = 1 sind nicht erlaubt
- Enable-Latch: IN: e, D -> OUT: Q, Q'
 - o Enable durch E = 1 (Pegel der an D anliegt wird gespeichert)
 - o Besteht aus einem RS-Latch mit zusätzlicher Eingangslogik (2 NAND - Gatter)



➤ Latches sind Pegelgesteuert (level-controlled) und NICHT Flankengesteuert

- Flip-Flop (FF): IN: c, D -> OUT: Q, Q'
 - o taktflankengesteuert: low-high-Flanke an c führt zur Speicherung des an D anliegenden Pegels
 - o Verschaltung von zwei Enable-Latch (Master-Slave-Schaltung)
 - o Master speichert D im Low-Pegel von c
 - o Slave speichert Ausgangspegel vom Master in der High-Phase von c



- Register: Zusammenfassung mehrerer FFs

- Flip-Flop-Timing:

- o t_{setup} : Zeitintervall vor der Flanke, in welchem D konstant anliegen muss
- o t_{hold} : Zeitintervall nach der Flanke, in welchen D konstant anliegen muss
- o t_{c2q} : Latenzzeit des FFs, Verzögerung zwischen Ein- und Ausgang

- Sequentielles Schaltwerk

- o Schaltwerk mit Gedächtnis: $O = S(I, t)$
- o Die Ausgabe hängt von der Eingabe zu diskreten Zeiten ab

- Endliche Automaten (FSM):


- o Moore-Automat
- o Mealy-Automat (In der Praxis zu vermeiden!)

- Moore-Automat:

- o $s' = f(s, i); o = g(s);$ i = Input; o = Output; s' = Folgezustand;
- o $f : S \times I \rightarrow S$; Übergangsrelation, wird mit kombinatorischen Schaltnetzen realisiert
- o $g : S \rightarrow O$; Ausgangsrelation, wird mit kombinatorischen Schaltnetzen realisiert
- o s wird in einen Register gespeichert
- o Vorteil: kurze kombinatorische Pfade (kein Pfad Eingang -> Ausgang)
- o Nachteil: hohe Anzahl von Zuständen

- Mealy-Automat:

- o $s' = f(s, i); o = g(s, i);$
- o $g : S \times I \rightarrow O$; Ausgangsrelation
- o Vorteile: übersichtlich, wenige Zustände
- o Nachteil: lange kombinatorische Pfade



- Separation von Kontroll- und Datenpfad:

- o Datenpfad: Transformation der Daten
- o Kontrollpfad: Steuerung der Einheiten im Datenpfad (meist mit FSM)



- Timinganalyse sequentieller Schaltungen

- o Kritische Pfade: längster und kürzester Pfad $t_{clk} \geq t_{c2q} + t_{setup} + \sum_{\text{längster Pfad}} t_{gate}$

- Fließbandverarbeitung Pipelining:


- o Einteilung der Logik in mehrere gleich große Teillogiken
- o Längster Pfad in einer Teilfunktion bestimmt t_{clk} $t_{hold} \leq t_{c2q} + \sum_{\text{kürzester Pfad}} t_{gate}$
- Taktfrequenz kann erhöht werden
- Latenzzeit kann zunehmen!

- Parallele Verarbeitung:
 - o kombinatorische Logik in mehrfacher Ausführung
 - o Kontrolllogik zum Verteilen der Signale (DEMUX -> MUX)
- RISC (= reduced instruction set computer)
 - o Prozessorbestandteile:
 - Rechenwerk (ALU)
 - Registerbank (Register File)
 - L1 Cache
 - Steuerwerk
 - o Bussystem:
 - I/O
 - L2 Cache
 - RAM
 - o einfaches Instructionset
 - o ALU-Operationen nur auf Register anwendbar
 - o separate Instruktionen für Speicherzugriff
 - o Instruktionsphasen:
 - IF (= instruction fetch)
 - ID (= instruction decode)
 - OF (= operand fetch)
 - EX (= execute)
 - WB (= write back)
 - o die Instruktionsphasen werden durch pipelining in der Ausführung beschleunigt
 - CPI ist nahezu gleich eins (CPI = clocks per instruction)
 - o MIPS = million instructions per second
 - o stall = Lehrlauf der pipeline durch warten auf ein Ergebnis der vorhergehenden Operation



5. MOSFET Transistor

- undotierter Halbleiter
 - o Ladungsträger: e^- und „Löcher“ (entstehen durch thermische Generation)
 - o Leitfähigkeit nimmt mit zunehmender Temperatur zu
 - o z.B. Si (4-wertig)
- n-dotierter Halbleiter
 - o Ladungsträger: e^- , hohe Leitfähigkeit
 - o nach außen hin neutral geladen
 - o Dotierung mit Atomen der Wertigkeit 5
- p-dotierter Halbleiter
 - o Ladungsträger: „Löcher“, mittlere Leitfähigkeit
 - o nach außen hin neutral geladen
 - o Dotierung mit Atomen der Wertigkeit 3
- pn-Übergang
 - o hohe p-Dotierung, geringere n-Dotierung (-> Raumladungszone weiter im n-Bereich)
 - o e^- und „Löcher“ diffundieren über pn-Grenze
 - Raumladungszone mit Elektrischen Feld
 - verhindert weiteres diffundieren
 - o Betrieb in Sperrrichtung -> Raumladungszone vergrößert sich (- an p-Dot, + an n-Dot)
 - o Betrieb in Flussrichtung
 - E-Feld der Raumladungszone muss überwunden werden
 - Fluss der Ladungsträger (+ an p-Dot, - an n-Dot)
- MOS-Struktur (MOS = metal oxid semiconductor)
 - o p-dotierte Hauptschicht, SiO_2 als Isolator zwischen Halbleiter und Gate-Elektrode
 - o Verarmung: $V_{gs} < V_t$ (V_t = Thresholdspannung, Spannung zum Lösen der e^-)
 - durch negatives Potential am Gate werden e^- von der Gate verdrängt
 - o Inversion: $V_{gs} > V_t$
 - durch positives Potential am Gate werden e^- unter der Gate angereichert



- n-MOS-Transistor

- o Source und Drain n-dotiert
- o Ausbildung eines n-Kanals, wenn $V_{gs} > V_t$
- o $V_{gs}, V_{ds} > 0$, Source immer am niedrigeren Pot.
- o Eingangskennlinie: Parabellast, um V_t nach rechts verschoben
- o Einteilung in Arbeitsbereiche:

- Sperrbereich: $V_{gs} < V_t$ $I_{Dn} = 0$
- Linearbereich: $V_{gs} > V_t$ und $0 < V_{ds} < V_{gs} - V_t$
- Sättigungsbereich (Pinch-Off): $V_{gs} > V_t$ und $V_{gs} - V_t < V_{ds}$

- o Pinch-Off: n-Kanal wird in Richtung Drain dünner, da Drain ein höheres positives Potential als das Gate besitzt
- o Pinch-Off-Potential: $V_{Pinch-Off} = V_{gs} - V_t$
- o Formel für den Drain-Strom des n-Kanals im Linearbereich:

$$I_{Dn} = \beta \left(V_{GS} - V_t - \frac{V_{DS}}{2} \right) V_{DS} \quad C_G = \epsilon_{ox} \epsilon_0 \frac{WL}{t_{ox}} \quad \mu = - \frac{dx}{dV} \cdot v$$

- o Formel für den Drain-Strom des n-Kanals im Sättigungsbereich:

$$I_{Dn} = 0,5 \beta (V_{GS} - V_t)^2 \quad \beta = \frac{C_G \mu}{L^2} = \frac{\mu \epsilon_{ox} \epsilon_0}{t_{ox}} \cdot \frac{W}{L} = K' \cdot \frac{W}{L} \quad I = \rho v = \frac{dQ}{dx} \cdot v$$

C_G = Gate-Kapazität bei einer Oxiddicke von t_{ox} und einer Fläche $A = WL$

μ = Ladungsträgerbeweglichkeit

L = DS-Abstand

- o Technologieparameter: $\mu, L_{min}, \epsilon_{ox}, t_{ox}$
- o Design Parameter: W

- p-MOS-Transistor



- o Drain und Source p-dotiert, $V_{gs}, V_{ds} < 0$, Source immer am höheren Pot.
- o Einteilung in Arbeitsbereiche:

- Sperrbereich: $V_{gs} > V_t$ $I_{Dp} = 0$
- Linearbereich: $V_{gs} < V_t$ und $V_{gs} - V_t < V_{ds} < 0$

$$I_{Dp} = -\beta \left(V_{GS} - V_t - \frac{V_{DS}}{2} \right) V_{DS}$$

- Sättigungsbereich (Pinch-Off): $V_{gs} < V_t$ und $V_{ds} < V_{gs} - V_t$

$$I_{Dp} = -0,5 \beta (V_{GS} - V_t)^2$$



6. CMOS Inverter und Logik

- Vorteile der CMOS-Technologie (technisch)

- o Geringe Verlustleistung / Störungsunempfindlichkeit / nur eine Stromversorgung
- o saubere Logikpegel (Noise Margin) / Kaskadierbarkeit

- Vorteile der CMOS-Technologie (wirtschaftlich)


- o einfacher Entwurf / hoch integrierbar / ausgereifte Herstellung

- CMOS-Inverter

- o p-Dotierte Schicht als Träger
- o Statische Spannungs-Übertragung-Kennlinie(VTC)

- Lastkapazität und Verzögerungszeit (propagation delay)

$$t_p = R_{on,p} C |\ln(0,5)| \quad R_{on,p} = \text{Einschaltwiderstand des p-MOS (Modell: Linearbereich)}$$



- Spannungspegel und Verzögerungszeit

$$R_{on,p} = \frac{V_{Dsp}}{I_{Dp}} \approx \frac{1}{\beta \cdot (|V_{GSp}| - |V_{tp}|)}$$

für $|V_{Dsp}| \ll (|V_{GSp}| - |V_{tp}|)$

$$t_{pHL} \propto \frac{C_{load} t_{ox} L_p}{W \mu_p \epsilon_{ox} (V_{DD} - |V_{tp}|)}$$

\propto : direkt proportional

V_{tp} : manipulierbar durch t_{ox} , Kanaldotierung und Substratspannung V_{bulk}

- CMOS Verlustleistung

- o Dynamische Verlustleistung (50% der gesamten Verlustleistung)

- Schalthäufigkeit α_{01} : $P = \alpha_{01} f_{clk} E$ E: Energie pro Schaltvorgang
- Kapazitive Verlustleistung = Wärme an $R_{on,p}$ + Energie der Ladung auf C

$$P_{Cap} = \alpha_{01} f C V_{DD}^2$$

- Kurzschlussverlustleistung
- $$P_{Short} = \alpha_{01} f \beta_n \tau (V_{DD} - 2V_{tn})^3$$
- τ : Rise-Fall-Time
- Verlustleistung pro Gatter sinkt pro Technologie Skalierung
 - Verlustleistung pro Chip/Fläche steigt

- o Statische Verlustleistung

- Sub-Schwellströme (Ströme durch die n/p-Kanäle bei $V_{GS} \leq V_t$)


- nicht ideale Ausgangsspannungen vorheriger Gatter
- Rauschen / kapazitive Kopplungen

$$I_D = I_0 e^{(V_{GS}-V_t)/nV_{Temp}} (1 - e^{-V_{DS}/V_{Temp}}) \quad V_{GS} \leq V_t$$

$$I_0 = I_D (V_{GS} = V_t); \quad n: \text{Prozesskonstante (1-2,5)}$$

$$I_D \approx I_0 e^{V_t/nV_{Temp}} \text{ für } V_{GS} = 0$$

- Diodenleckstrom / Gate-Strom
 - Leckströme ins Substrat verursachen Verlustleistung
 - Gate-Oxid isoliert nicht perfekt
 - $I_{Gate} \propto \exp(t_{ox}^{-1})$
- früher: Statische Verlustleistung vernachlässigbar ($< 1\%$ von P_{gesamt})
- wird in Zukunft immer größere Rolle spielen
- Subschwellstrom nimmt mit steigender V_t ab



- CMOS-Logik

- o Immer invertierende Logik, da n-MOS immer direkt an GND liegen muss
- o Seriellschaltung von n-MOS für logische UND
- o Parallelschaltung von n-MOS für logische ODER
- o im p-MOS Block wird die serielle Schaltung von n-MOS in eine parallele p-MOS Schaltung konvertiert
- o gleiches gilt für n-MOS parallel -> p-MOS seriell

- Fan-In und Fan-Out

- o Gatter mit hohem Fan-Out sind langsamer
- o Gatter mit hohem Fan-In sind größer und langsamer

7. Speicher

- Klassifizierung

- o Random Access RAM
 - SRAM (static random access memory)
 - DRAM (dynamic random access memory)
 - Register


- Non-Random Access RAM
 - FIFO (first in first out) / LIFO (last in first out)
 - CCD (charge coupled device); ähnlich einem Schieberegister
 - CAM (content addressable memory); inhaltsadressierbarer Speicher
 - Shift-Register
- Non-Volatile Read Write Memory
 - EPROM (Erasable Programmable Read-Only-Memory)
 - EEPROM (Electrically Erasable Programmable Read-Only Memory)
 - Magneto RAM (Widerstandsänderung durch Magnetfelder)
- Read Only Memory
 - Mask-programmed / Fuse-programmed
- Aufbau von Speichern
 - Bandbreite [bit/sec]
 - Latenz: Zeitdifferenz zwischen Ein- und Ausgabe
 - Zykluszeit: Zeitdifferenz zwischen aufeinander folgende Schreib- und Lesezyklen
 - Asynchrone Speicher: Lesen / Schreiben mit anlegen der Adresse bzw. der Steuersignale
 - Synchroner Speicher: R/W-Operationen an Takt gebunden

1k	1024	2 ¹⁰
1M	1024x1024	2 ²⁰
1G	1024x1024x1024	2 ³⁰

- Speicherarchitektur: Array-Struktur
 - Row Decoder / Column Decoder
 - Leseverstärker
 - adressiert wird immer ein der Wortleitungsbreite entsprechendes Datenwort

- Speicherarchitektur: Hierarchie
 - Gliederung der Speicherarrays zusätzlich in Blöcke
 - kürzere Verdrahtung -> schneller
 - nur einzelne Blöcke sind aktiv -> geringerer Verlustleistung

- 1-Transistor DRAM Zelle
 - Speicherzelle besteht aus einem Transistor und einem Kondensator
 - hohe Speicherdichte / symmetrische Zugriffszeit
 - Bitleitung wird beim lesen auf 0,5V_{DD} vorgeladen
 - Bitleitungskapazität wesentlich höher als Speicherkapazität
 - geringer Signalhub ΔV beim Lesen -> Leseverstärker notwendig
 - $$\Delta V = \frac{(V_X - 0,5V_{DD}) C_S}{C_S + C_{BL}}$$
 - Speicherkondensator
 - Leiter (Polysilicium) mit V_{DD} verbunden
 - Isolator (SiO₂)
 - p-Si mit Transistor verbunden (X in der Graphik)
 - Trench Cell: Vergrößerung von C_S durch Bau in die Tiefe
 - Stacked-Capacitor Cell: fächerförmiger Bau in die Höhe
 - Leseverstärker
 - Positionierung in der Mitte eines Speicherfeldes
 - halbe Bitleitungskapazität
 - Lesen: Equalize, Aktivierung der Wortleitung, Sense, Pullup



- CMOS-SRAM (6 Transistoren)
 - zwei rückgekoppelte CMOS-Inverter
 - über jeweils einen n-MOS mit BL und \overline{BL} verbunden

- FLASH-Speicher
 - einfügen eines floating gate in die Oxidschicht eines n-MOS Transistor
 - ‚0‘ speichern: 4mal V_{DD} an G und D, GND an S
 - ‚0‘ löschen: S von GND trennen, G an GND und D an 4mal V_{DD}

- ROM-Speicher
 - fuse programming; Programmierung ist irreversibel

